2023年上半年軟件設(shè)計(jì)師重要知識點(diǎn)100條由希賽網(wǎng)軟考頻道整理，因篇幅有限，本文只展示了部分內(nèi)容，完整內(nèi)容請考生點(diǎn)擊附件下載查看。

2023年上半年軟件設(shè)計(jì)師重要知識點(diǎn)100條部分內(nèi)容如下：

1、碼制的表示

2、浮點(diǎn)數(shù)的表示

（1）浮點(diǎn)數(shù)格式

階碼決定范圍，階碼越長，范圍越大；

尾數(shù)決定精度，尾數(shù)越長，精度越高。

（2）浮點(diǎn)數(shù)運(yùn)算過程

對階→尾數(shù)計(jì)算→格式化；

對階：小數(shù)像大數(shù)看齊，尾數(shù)右移。

3、校驗(yàn)碼

4、CPU組成

CPU主要由運(yùn)算器、控制器、寄存器組和內(nèi)部總線等部件組成。

（1）運(yùn)算器

算術(shù)邏輯單元ALU：執(zhí)行算術(shù)運(yùn)算和邏輯運(yùn)算。

累加寄存器AC：暫存數(shù)據(jù)，為ALU提供工作區(qū)。

數(shù)據(jù)緩沖寄存器DR。

狀態(tài)條件寄存器PSW歸屬有爭議。

（2）控制器

程序計(jì)數(shù)器PC：存儲下一條要執(zhí)行指令的地址。

指令寄存器IR：存儲即將執(zhí)行的指令。

指令譯碼器IDO

時(shí)序部件。

5、CISC與RISC

CISC（復(fù)雜指令集）的特點(diǎn)：指令數(shù)量多，指令頻率差別大，可變長格式，多種尋址方式，使用微碼（微程序）實(shí)現(xiàn)，研制周期長。

RISC（精簡指令集）的特點(diǎn)：指令數(shù)量少，頻率接近，定長格式，單周期，多寄存器尋址，多通用寄存器，硬布線邏輯控制，適用于流水線。有效支持高級程序語言，優(yōu)化編譯。

6、流水線技術(shù)

流水線建立時(shí)間：第1條指令執(zhí)行時(shí)間。

流水線周期：指令分段后，最長段時(shí)間。

流水線執(zhí)行時(shí)間（默認(rèn)使用理論公式，無答案時(shí)考慮實(shí)踐公式）。

理論公式：流水線建立時(shí)間+（指令條數(shù)-1）*流水線周期。

實(shí)踐公式：指令段數(shù)*流水線周期+（指令條數(shù)-1）*流水線周期。

吞吐率=指令條數(shù)/流水線執(zhí)行時(shí)間。

最大吞吐率=流水線周期的倒數(shù)。

7、局部性原理

時(shí)間局部性：指程序中的某條指令一旦執(zhí)行，不久以后該指令可能再次執(zhí)行，典型原因是由于程序中存在著大量的循環(huán)操作。

空間局部性：指一旦程序訪問了某個(gè)存儲單元，不久以后，其附近的存儲單元也將被訪問，即程序在一段時(shí)間內(nèi)所訪問的地址可能集中在一定的范圍內(nèi)，其典型情況是程序順序執(zhí)行。

8、常見存儲器

（1）按內(nèi)容存取

相聯(lián)存儲器（如Cache）

（2）按地址存取

隨機(jī)存取存儲器（如內(nèi)存）

順序存取存儲器（如磁帶）

直接存取存儲器（如磁盤）

（3）工作方式

隨機(jī)存取存儲器RAM（如內(nèi)存DRAM）

只讀存儲器ROM（如BIOS）

9、Cache

在計(jì)算機(jī)的存儲系統(tǒng)體系中，Cache是（除寄存器以外）訪問速度最快的層次。解決CPU與主存之間速度容量不匹配問題。

Cache與主存映射三種方式：

10、主存編址計(jì)算

內(nèi)存單元數(shù)個(gè)數(shù)=最大地址+1-最小地址。

內(nèi)存編址內(nèi)容：按字編址（每個(gè)存儲單元存放內(nèi)容為機(jī)器字長一題干定義）、按字節(jié)編址（每個(gè)存儲單元內(nèi)容為1字節(jié)即8bit）。

內(nèi)存總?cè)萘?存儲單元個(gè)數(shù)*編址內(nèi)容。

內(nèi)存總?cè)萘?單位芯片容量*芯片片數(shù)。

芯片片數(shù)=內(nèi)存總?cè)萘?單位芯片容量。

單位芯片容量=內(nèi)容總?cè)萘?芯片片數(shù)。